Chapter 05

매트릭스 구동과 드라이버 IC

4K 패널에는 서브픽셀이 약 2,500만 개 있다. 이 화소 하나하나에 정해진 전압을 초당 120번씩 다시 써 넣으려면 어떻게 해야 할까? 답은 행(게이트)과 열(소스)로 엮은 매트릭스와, 그 매트릭스를 한 줄씩 훑어 내려가는 주사(scanning)다. 이 장에서는 화소에 전압을 '쓰는' 전 과정을 회로 수준에서 따라간다. 4장의 TFT가 스위치라면, 이 장은 그 스위치들을 언제 어떻게 여닫는지에 관한 이야기다.

매트릭스 배선이 필요한 이유와 행 순차 주사의 원리를 설명할 수 있다.
패시브 매트릭스의 듀티비 한계(순간 휘도 $N$배, 선택비 저하)와 액티브 매트릭스가 그것을 푸는 방식을 안다.
해상도·주사율로부터 1H 시간을 계산하고, 화소 충전률과 RC 지연의 관계를 평가할 수 있다.
킥백 전압 $\Delta V_p$를 계산하고 플리커·잔상과의 관계를 설명할 수 있다.
소스 드라이버(R-DAC, 감마 기준 전압, 버퍼, 디멀티플렉서)와 게이트 드라이버(시프트 레지스터, GOA)의 구조를 안다.
LCD 극성 반전 방식(프레임·라인·컬럼·도트)의 장단점을 비교할 수 있다.

왜 매트릭스인가: N×M 화소를 N+M 줄로

가장 단순한 생각은 화소마다 전선을 하나씩 연결하는 것이다. 7-세그먼트 시계처럼 화소가 수십 개라면 이 직접 구동(direct drive / segment drive)이 가장 좋다. 각 세그먼트가 항상 원하는 전압을 받으므로 화질 문제도 없다. 그러나 4K 패널(3840×2160, RGB 서브픽셀 2,488만 개)에 전선 2,488만 가닥을 연결하는 것은 불가능하다. 배선 폭과 패드 수, 드라이버 IC의 출력 채널 수가 모두 화소 수에 비례해 늘어나기 때문이다.

해법은 화소를 격자의 교차점에 두는 것이다. 가로줄은 행 선택 라인(게이트 라인, scan / gate line), 세로줄은 열 데이터 라인(소스 라인, data / source line)이다. 한 순간에는 한 행만 선택하고, 그 행의 모든 화소에 해당하는 데이터를 열 라인으로 동시에 내보낸다. 그다음 행, 또 그다음 행 … 이렇게 위에서 아래로 훑어 내려가는 것이 행 순차 주사(line-at-a-time / progressive scanning)다. 배선 수는 $N\times M$에서 $N+M$으로 줄어든다.

그림 5-1. 직접 구동과 매트릭스 구동. 매트릭스에서는 게이트 드라이버가 한 행(진한 색)을 선택하는 동안, 소스 드라이버가 그 행에 들어갈 데이터를 모든 열에 동시에 싣는다. 배선은 $N\times M$이 아니라 $N+M$개로 줄어든다.

$$N_\text{wire}^\text{direct}=N\times M \quad\longrightarrow\quad N_\text{wire}^\text{matrix}=N+M,\qquad t_\text{select}\approx\frac{1}{f_v\,N}$$

여기서 $N$은 행 수, $M$은 열 수(서브픽셀 기준), $f_v$는 수직 주사율(프레임 레이트)이다. 대가는 시간이다. 각 행은 한 프레임 중 $1/N$의 시간만 선택된다.

패널	해상도	서브픽셀 수	직접 구동 배선	매트릭스 배선(게이트+데이터)
스마트워치	466×466	65만	65만	466 + 1,398 = 1,864
스마트폰 FHD+	1080×2400	778만	778만	2,400 + 3,240 = 5,640
4K TV	3840×2160	2,488만	2,488만	2,160 + 11,520 = 13,680
8K TV	7680×4320	9,953만	9,953만	4,320 + 23,040 = 27,360

매트릭스는 배선 문제를 '시간 분할' 문제로 바꾼다. 이제 각 화소는 프레임 시간의 극히 일부(4K 120 Hz라면 수 µs)만 외부와 연결된다. 이 짧은 순간에 화소를 정확히 충전하고, 나머지 시간에는 그 값을 지켜야 한다. 이 두 과제를 어떻게 해결하느냐에 따라 패시브 매트릭스와 액티브 매트릭스로 나뉜다.

스마트폰의 정사각형에 가까운 화면에서는 보통 짧은 변(1080)이 데이터 라인 쪽이 되도록 세로로 주사한다. 이렇게 하면 소스 채널 수가 $1080\times3=3240$으로 줄어 단일 칩 DDI(Display Driver IC)에 넣기 쉬워진다. 대신 게이트 라인 수가 2,400으로 늘어 1H 시간이 짧아진다. 이 트레이드오프는 아래 1H 계산기에서 확인할 수 있다.

패시브 매트릭스: 듀티비 1/N의 벽

패시브 매트릭스(PM, Passive Matrix)는 교차점에 발광/광변조 소자만 있고 스위치가 없다. 행 전극과 열 전극 사이 전압이 곧 화소 전압이다. 선택된 행 $i$의 화소는 열 드라이버가 준 전류(또는 전압)에 따라 빛나고, 행이 바뀌면 바로 꺼진다. 즉 화소는 프레임 중 $1/N$의 시간에만 일한다. 이 비율을 듀티비(duty ratio)라고 한다.

눈은 빠른 깜빡임을 시간 평균으로 느끼므로(1장의 탈보트–플라토 법칙), 평균 휘도 $\bar L$을 얻으려면 선택된 순간에 $N$배 밝게 빛나야 한다. 행이 128개면 순간 휘도는 평균의 128배다. PMOLED에서 이것은 큰 전류 밀도를 뜻하고, 유기 소자의 효율 저하(roll-off)와 빠른 열화로 이어진다(8장).

$$D=\frac{1}{N},\qquad L_\text{peak}=\frac{\bar L}{D}=N\,\bar L,\qquad \frac{V_\text{on,rms}}{V_\text{off,rms}}\bigg|_\text{max}=\sqrt{\frac{\sqrt N+1}{\sqrt N-1}}$$

세 번째 식은 PM-LCD에 대한 알트–플레시코 한계(Alt–Pleshko limit, 1974)다. LCD는 전압의 RMS 값에 반응하므로, 선택되지 않은 시간에도 열 데이터 전압이 계속 걸린다. 그 결과 켜진 화소와 꺼진 화소의 RMS 전압비(선택비)가 $N$이 커질수록 1에 가까워진다. $N=100$이면 겨우 1.105다.

그림 5-2. 패시브 매트릭스. 왼쪽: 행 R2를 선택하고 열 C3에 데이터를 주면 교차점 화소가 켜지지만, 같은 행·같은 열의 화소(반선택 화소)에도 일부 전압이 걸려 크로스토크가 생긴다. 오른쪽: 한 화소는 프레임 중 $T_f/N$ 동안만 $N\bar L$의 밝기로 빛난다.

SIMULATOR

패시브 매트릭스 행 수의 한계

소자

행 수 N 목표 평균 휘도

듀티비—

순간 휘도—

발광 효율(상대)—

수명(상대, AM=1)—

해볼 것: PMOLED에서 N을 16 → 128 → 480으로 올려 보자. 순간 휘도가 수만 nit를 넘으면 효율이 떨어져 같은 평균 휘도에 더 많은 전류가 필요하다. PM-LCD로 바꾸면 선택비가 1.1 아래로 떨어지는 지점(약 N≈100~200)이 STN 액정으로도 대비를 만들기 어려운 한계다. 교육용 근사 모델(효율 roll-off: $\eta=\eta_0/[1+(L/3\times10^4)^{0.8}]$, 열화 가속 지수 1.7).

그래서 PM은 오늘날 행 수가 적은 곳에만 쓰인다. 흑백 PMOLED(128×64, 128×128)는 웨어러블·가전의 작은 표시창에, STN-LCD는 계산기와 저가 계측기에 남아 있다. PM-LCD는 화면을 위아래로 나눠 각각 따로 주사하는 듀얼 스캔(dual scan)으로 실효 $N$을 절반으로 줄이기도 했지만(1990년대 노트북), 근본적인 해결은 아니었다.

크로스토크. PM에서는 스위치가 없으므로 선택된 화소에 주는 전압이 같은 열·행의 다른 화소에도 일부 걸린다. LCD에서는 RMS 전압이 쌓여 꺼져야 할 화소가 희미하게 켜지고(반선택 화소), OLED에서는 역바이어스 누설 전류와 라인 정전용량을 충·방전하는 전류가 이웃 화소를 밝히는 고스트가 된다. 해상도를 올릴수록 상황이 나빠진다.

액티브 매트릭스: 화소마다 스위치와 기억 소자

액티브 매트릭스(AM, Active Matrix)는 화소마다 스위치 TFT와 저장 커패시터 $C_{st}$를 둔다. 행이 선택되면 게이트 전압 $V_{GH}$(+15~+30 V)가 TFT를 켜고, 데이터 라인의 전압이 화소 전극으로 충전된다. 행 선택이 끝나 게이트가 $V_{GL}$(−5~−12 V)로 내려가면 TFT가 꺼지고, 화소 전극은 다음 프레임까지 전기적으로 떠 있는 상태로 전하를 유지한다. 화소는 프레임 내내 '켜져' 있으므로 듀티비가 사실상 100%다. PM의 $N$배 문제는 사라진다.

그림 5-3. LCD의 1T1C 화소 회로. 스위치 TFT가 켜진 1H 동안 데이터 전압이 화소 전극에 써지고, 꺼진 뒤에는 액정 커패시터 $C_{lc}$와 저장 커패시터 $C_{st}$가 전하를 붙잡는다. 점선의 게이트–소스 기생 용량 $C_{gs}$는 뒤에서 다룰 킥백 전압의 원인이다. OLED는 화소 안에 구동 TFT를 더 두어 전류를 만든다(9장).

AM에서 가장 중요한 숫자는 두 개다. 하나는 짧은 시간에 충분히 충전하는 능력(TFT 온 전류, 1H 시간), 다른 하나는 긴 시간 동안 새지 않는 능력(오프 전류, 유지 시간)이다. 둘의 비, 즉 $I_{on}/I_{off}$가 $10^6$ 이상이어야 하는 이유가 여기에 있다(4장).

$$\Delta V_\text{droop}=\frac{I_\text{off}\,T_f}{C_{st}+C_{lc}},\qquad \tau_\text{charge}=R_\text{on}\,(C_{st}+C_{lc})\ll t_{1H}$$

예: $I_{off}=1\ \text{pA}$, $T_f=16.7\ \text{ms}$, $C_{st}+C_{lc}=0.5\ \text{pF}$이면 $\Delta V=33\ \text{mV}$로 충분히 작다. 그러나 $I_{off}=100\ \text{pA}$면 3.3 V가 새어 화면이 바랜다. 1 Hz 저주파 구동(LTPO)에서 산화물 TFT의 초저누설이 필요한 이유다.

SIMULATOR

PM 펄스 vs AM 유지 — 한 화소의 시간 파형

행 수 N TFT 오프 전류 저장 커패시터 C_st

프레임 레이트

PM 순간/평균 휘도—

AM 프레임 끝 전압 강하—

AM 유지율—

위: PM 화소의 휘도(평균 휘도로 정규화). 아래: AM 화소 전압(5 V로 충전 후 오프 전류로 방전, $C_{lc}=0.2\ \text{pF}$ 가정). 프레임 레이트를 1 Hz로 낮추면 같은 누설로도 강하가 60배 커진다. a-Si(~1 pA)·LTPS(~10 pA)·산화물(<0.01 pA)을 상상하며 오프 전류를 바꿔 보자.

한 줄씩 써 내려가기: 주사와 타이밍

AM 패널의 전체 구성은 그림 5-4와 같다. 타이밍 컨트롤러(T-CON)가 영상 데이터를 받아 소스 드라이버 IC들에 행 단위로 나눠 보내고, 게이트 드라이버에는 시작 펄스(STV)와 클록(CLK)을 준다. 게이트 드라이버는 매 1H마다 다음 행을 선택하고, 소스 드라이버는 그 1H 동안 해당 행의 데이터 전압을 모든 열에 출력한다. 인터페이스와 T-CON 내부는 14장에서 자세히 다룬다.

그림 5-4. 액티브 매트릭스 패널의 구동 구조(TV 예). 소스 드라이버 IC 여러 개가 패널 위쪽 가장자리에 붙고, 게이트 드라이버는 유리 기판 위에 TFT로 직접 만든 GOA로 구현하는 경우가 많다. T-CON은 둘의 박자를 맞추는 지휘자다.

아래 시뮬레이터는 12×8 화소 매트릭스에 이미지를 쓰는 과정을 느리게 보여 준다. 게이트 라인 G1부터 G8까지 펄스가 차례로 내려가고, 각 1H 동안 데이터 라인에는 그 행의 계조값이 실린다. 이미지가 한 프레임에 한 칸씩 움직이도록 해 두었으니, 새 이미지가 위에서부터 한 줄씩 덮어써지는 모습을 관찰하자.

SIMULATOR

행 순차 주사 애니메이션 (12×8 매트릭스)

그림

방식

속도 타이밍도 데이터 열

프레임—

선택된 게이트—

1H 진행—

PM으로 바꾸면 선택된 행만 (N배 밝게) 빛나고 나머지는 꺼져 있다. 실제 속도에서는 눈이 이것을 평균해 하나의 이미지로 본다. AM에서는 써진 행이 다음 프레임까지 그대로 남는다. 마지막 행 뒤의 빈 1H는 수직 블랭킹(V-blank) 구간이다.

타이밍도에서 데이터 라인 파형은 '행마다 다른 값'을 계단처럼 출력한다. 데이터 라인 하나는 그 열의 모든 화소(2,160개)가 공유하므로, 데이터 라인의 전압은 1H마다 바뀌어야 한다. 이 전압 변화가 데이터 라인 정전용량을 충·방전하며 소스 드라이버 소비 전력의 대부분을 만든다($P\approx C_\text{data}V^2 f_\text{line}$). 뒤에서 볼 극성 반전 방식이 전력에 큰 영향을 주는 이유다.

1H 시간과 충전률

한 행에 주어진 시간을 1H 시간(one horizontal period, line time)이라고 한다. 프레임 시간 $1/f_v$를 전체 라인 수로 나눈 값이다. 전체 라인 수에는 실제 화소 행 $N_\text{active}$ 외에 수직 블랭킹 $N_\text{blank}$가 포함된다(14장). 블랭킹은 프레임 사이 쉬는 시간으로, 4K TV 표준 타이밍(CTA-861)에서는 2,160 + 90 = 2,250 라인이다.

$$t_{1H}=\frac{1}{f_v\,(N_\text{active}+N_\text{blank})},\qquad \frac{V_p(t)}{V_\text{data}}=1-e^{-t/\tau_\text{pix}},\quad \tau_\text{pix}\approx R_\text{on}C_\text{pix}+\tau_\text{line}$$

예: 4K 120 Hz → $t_{1H}=1/(120\times2250)=3.70\ \mu s$. 화소 충전 시정수 $\tau_\text{pix}$에는 TFT 온 저항과 화소 용량 외에 게이트·데이터 라인의 RC 지연이 더해진다. 충전률 99%를 얻으려면 유효 충전 시간이 $\tau$의 약 4.6배($\ln 100$)여야 한다.

포맷	주사율	전체 라인(블랭킹 포함)	1H 시간	비고
FHD 1920×1080	60 Hz	1,125	14.8 µs	a-Si로도 여유
FHD	120 Hz	1,125	7.41 µs
4K 3840×2160	60 Hz	2,250	7.41 µs	대형 TV 기본
4K	120 Hz	2,250	3.70 µs	Cu 배선·산화물 TFT 필요
4K	240 Hz	2,250	1.85 µs	게이밍 모니터
8K 7680×4320	120 Hz	4,500	1.85 µs	가장 혹독한 조건
스마트폰 1440×3200	120 Hz	~3,260	~2.56 µs	LTPS로 해결(높은 이동도)

스마트폰 패널은 데이터 라인 수를 줄이기 위해 소스 출력 하나를 R·G·B 세 데이터 라인이 번갈아 쓰는 디멀티플렉서(DeMUX)를 패널 안에 둔다. 소스 IC 채널 수는 1/3이 되지만, 각 데이터 라인이 충전되는 시간도 1H의 1/3로 줄어든다. 또 게이트를 2H 앞에서 미리 열어 이전 행의 데이터로 화소를 대략 충전해 두는 프리차지(precharge)도 흔히 쓴다. 계산기에서 이 효과들을 비교해 보자.

SIMULATOR

1H 시간 · 충전률 계산기

해상도(행 수)

주사율

수직 블랭킹 충전 시정수 τ

DeMUX

2H 프리차지

전체 라인—

1H 시간—

유효 충전 시간—

충전률—

99%에 필요한 τ—

유효 충전 시간 = $t_{1H}/m$ − 0.15 µs(게이트 하강·MUX 전환 여유). 프리차지는 이전 행 데이터가 목표의 80%라고 가정해 남은 오차만 계산한다. 충전률이 99%보다 낮으면 계조가 어두워지고, 패널 위치마다 다르면 얼룩(무라)이 된다.

충전률이 부족할 때 쓰는 대표 수단은 ① TFT 이동도 향상(a-Si → 산화물 → LTPS), ② TFT 채널 폭 $W$를 키우기(대신 $C_{gs}$와 개구율 손해), ③ 배선 저항 감소(Al → Cu), ④ 게이트 펄스 중첩(프리차지), ⑤ 데이터 오버드라이브다. ③은 바로 다음 절의 주제다.

게이트 라인 RC 지연: 패널 끝은 늦게 열린다

65인치 TV의 게이트 라인은 길이가 1.4 m가 넘는 얇은 금속 선이다. 이 선에는 저항 $R$이 있고, 선을 따라 수천 개 TFT의 게이트 용량, 데이터 라인과의 교차 용량, 공통 전극과의 용량이 고르게 매달려 있다. 이것이 분포 RC 선로(distributed RC line)다. 드라이버 근처의 화소는 날카로운 사각 펄스를 받지만, 먼 끝의 화소는 둥글게 뭉개지고 늦게 도착한 펄스를 받는다.

그림 5-5. 게이트 라인은 저항과 용량이 고르게 분포한 RC 사다리다. 먼 끝으로 갈수록 상승이 늦어 충전 시간이 줄고, 하강도 늦어 다음 행의 데이터가 새어 들어갈 위험이 커진다.

분포 RC 선로의 지연은 엘모어 지연(Elmore delay)으로 어림한다. 각 저항 조각에 그 아래쪽(드라이버에서 먼 쪽)에 매달린 전체 용량을 곱해 모두 더하는 방식이다. 길이 방향으로 균일한 선로의 먼 끝에서는 이 합이 $RC/2$가 된다. 핵심은 지연이 길이의 제곱에 비례한다는 점이다. $R$도 $C$도 길이에 비례하기 때문이다. 화면을 두 배로 키우면 게이트 지연은 네 배가 된다.

$$\tau_\text{Elmore}(x)=\sum_i R_i\,C_{\text{down},i}=RC\left(x-\frac{x^2}{2}\right),\qquad \tau(1)=\frac{RC}{2},\qquad R=\rho\frac{L}{w\,t},\; C=c'L\;\Rightarrow\;\tau\propto L^2$$

$x$는 드라이버로부터의 상대 위치(0~1). 실제 50% 지연은 약 $0.38RC$다. 양쪽에서 동시에 구동하면 선로가 반으로 나뉜 것과 같아 $\tau_\text{max}=RC/8$, 즉 1/4로 줄어든다. 구리(Cu, $\rho=1.7\ \mu\Omega\cdot\text{cm}$)는 알루미늄(Al, $2.7\ \mu\Omega\cdot\text{cm}$)보다 비저항이 37% 낮고, 더 두껍게 쌓을 수 있어 대형 패널의 표준 배선이 되었다.

SIMULATOR

게이트 펄스 왜곡과 충전 부족 (65″ 4K, 분포 RC 수치 해석)

화소 위치 x

게이트 배선

라인 총 용량 C

구동

주사율

엘모어 지연 τ(x)—

상승 50% 지연(수치)—

1H 끝 충전률—

최종 화소 전압 오차—

게이트 라인을 40개 RC 마디로 나누어 음해법(implicit Euler)으로 푼다. 화소는 −5 V(이전 프레임, 부극성)에서 +5 V로 충전해야 하고, 1H가 끝나면 데이터 라인은 다음 행 값(0 V)으로 바뀐다. 게이트가 늦게 닫히면 그 0 V가 화소로 새어 들어가 오차가 커진다. 저항값은 65″ 패널 게이트 라인 전체 기준 근사치(Al 12 kΩ, Cu 5 kΩ, Cu 후막 2.5 kΩ).

심화: 왜 정확히 RC/2인가. 길이 $L$, 단위 길이당 저항 $r$, 용량 $c$인 선로에서, 드라이버로부터 $s$만큼 떨어진 미소 저항 $r\,ds$를 지나는 전류는 그보다 먼 쪽 용량 $c(L-s)$를 모두 충전해야 한다. 먼 끝의 엘모어 지연은 $\int_0^L r\,c\,(L-s)\,ds = rcL^2/2 = RC/2$다. 확산 방정식 $\partial V/\partial t = (1/rc)\,\partial^2 V/\partial x^2$를 정확히 풀면 50% 지연은 $0.38RC$, 90% 상승 시간은 약 $1.0RC$로, 엘모어 근사가 위쪽 한계에 가까운 좋은 어림값임을 알 수 있다.

킥백 전압: 게이트가 닫힐 때 생기는 전압 강하

게이트 펄스가 $V_{GH}$에서 $V_{GL}$로 떨어지는 순간, TFT는 꺼지고 화소 전극은 떠 있는 노드가 된다. 그런데 게이트와 화소 전극 사이에는 기생 용량 $C_{gs}$가 있다(그림 5-3의 점선). 게이트 전압이 $\Delta V_g=V_{GH}-V_{GL}$만큼 떨어지면 이 용량을 통해 화소 전압도 따라 끌려 내려간다. 이것이 킥백 전압(kickback / feed-through voltage)이다. 용량 분배 법칙으로 바로 구할 수 있다.

$$\Delta V_p=\frac{C_{gs}}{C_{gs}+C_{st}+C_{lc}}\;\Delta V_g$$

예: $C_{gs}=0.04\ \text{pF}$, $C_{st}=0.35\ \text{pF}$, $C_{lc}=0.2\ \text{pF}$, $\Delta V_g=30\ \text{V}$ → $\Delta V_p=0.04/0.59\times30=2.0\ \text{V}$. 데이터 전압 범위(0~±5 V)에 비하면 매우 크다. n형 TFT에서는 극성과 관계없이 항상 아래쪽으로 끌려 내려간다.

그림 5-6. 킥백 전압. 게이트가 닫히는 순간 화소 전압(보라)이 $\Delta V_p$만큼 떨어진다. 정극성 프레임에서는 실효 전압이 줄고, 부극성 프레임에서는 오히려 커진다. 두 프레임의 밝기가 달라지면 프레임 주파수의 절반(60 Hz 구동 시 30 Hz)으로 깜빡이는 플리커가 보이고, 남은 DC 성분은 잔상의 원인이 된다.

대처법은 두 가지다. 첫째, $C_{st}$를 키워 분모를 크게 하는 것이다. 단, $C_{st}$가 커지면 개구율이 줄고 충전 시간이 늘어난다. 둘째, 공통 전극 전압 $V_{com}$을 $\Delta V_p$만큼 낮춰 정·부극성 전압을 다시 대칭으로 만드는 것이다. 패널 공정에서 '$V_{com}$ 최적화'라고 부르는 단계다. 문제는 $C_{lc}$가 액정 배향에 따라, 즉 계조에 따라 변한다는 것이다(유전율 이방성 $\Delta\varepsilon$). 그래서 하나의 $V_{com}$으로 모든 계조를 완벽하게 보정할 수는 없다. 또 게이트 RC 지연 때문에 패널의 가까운 쪽과 먼 쪽에서 $\Delta V_p$가 다르다(먼 쪽은 게이트가 천천히 닫혀 일부가 다시 충전된다). 이 위치별 차이 때문에 $V_{com}$이 한 위치에서만 맞게 되므로, 게이트 펄스 끝을 비스듬히 깎는 게이트 펄스 변조(GPM, gate pulse modulation)로 하강 속도를 패널 전체에서 비슷하게 만들기도 한다.

SIMULATOR

킥백 전압과 플리커

C_gs C_st C_lc 게이트 스윙 ΔV_g V_com 최적화 (−ΔV_p 보정)

킥백 ΔV_p—

정/부 실효 전압—

DC 성분—

플리커 변조 깊이—

데이터 전압은 $V_{com}$ 기준 ±3.5 V(중간 계조), 액정 전압–투과율은 문턱 1.5 V·포화 5 V의 sin² 근사(6장). 위: 게이트 신호, 가운데: 화소 전압(보라)과 $V_{com}$(점선), 아래: 프레임별 투과율. 플리커 변조 깊이 = $|T_+-T_-|/(T_++T_-)$. 보정을 켠 뒤 C_lc를 바꿔 보면 보정이 다시 어긋난다 — 계조마다 C_lc가 다르기 때문이다.

DC 성분은 액정의 적. 화소에 평균적으로 0이 아닌 DC 전압이 남으면 액정 속 불순물 이온이 한쪽 배향막으로 몰려 쌓인다. 이 이온층은 전압을 꺼도 바로 사라지지 않아, 오래 띄워 둔 화면이 흐릿하게 남는 잔상(image sticking)을 만든다. 킥백 보정과 극성 반전이 모두 'DC 0'을 지키기 위한 장치다.

소스 드라이버: 디지털 코드를 아날로그 전압으로

소스 드라이버(source / column / data driver)는 T-CON이 보낸 디지털 화소 데이터를 받아, 1H마다 수백~수천 채널의 아날로그 전압을 동시에 출력하는 IC다. TV용 소스 IC 하나는 보통 960~1,440채널이고, 4K 패널에는 8~12개가 붙는다. 내부는 그림 5-7과 같은 파이프라인이다.

그림 5-7. 소스 드라이버 IC의 데이터 경로. 래치가 두 단이라 한 행의 전압을 출력하는 동안 다음 행의 데이터를 미리 받을 수 있다(파이프라인). DAC는 채널마다 하나씩 있으며, 칩 면적의 대부분을 차지한다.

디스플레이용 DAC는 대부분 저항열 DAC(R-DAC, resistor-string DAC)다. 기준 전압 사이에 저항을 직렬로 늘어놓아 $2^n$개의 탭 전압을 만들고, 코드에 맞는 탭 하나를 스위치(디코더)로 골라 버퍼로 보낸다. 저항열은 칩 전체 채널이 공유하고 디코더만 채널마다 둔다. 구조상 단조성(코드가 커지면 전압도 커짐)이 보장되고, 출력 버퍼가 데이터 라인 부하(수십~수백 pF)를 구동한다.

그런데 화면의 밝기는 전압에 선형이 아니다. 액정의 전압–투과율 곡선은 S자이고, 영상 신호는 감마 2.2를 가정해 부호화되어 있다(12장). 그래서 저항열을 그냥 균일하게 나누지 않고, 중간중간 외부 감마 기준 전압(gamma reference, GMA) 10~18개를 꽂아 구간별로 기울기를 다르게 만든다. 각 구간 안에서는 선형 보간이다. 기준 전압을 많이 꽂을수록 목표 감마 곡선에 가까워진다.

그림 5-8. 왼쪽: 저항열 사이사이에 감마 기준 전압(GMA)을 꽂으면 구간마다 기울기가 다른 '꺾은선 감마'가 된다. 디코더는 코드에 맞는 탭을 골라 버퍼로 보낸다. 오른쪽: 모바일 패널에서는 소스 출력 하나를 패널 안의 TFT 스위치 세 개로 R·G·B 데이터 라인에 시분할로 나눠 준다. 채널 수는 1/3로 줄지만 라인당 충전 시간도 1/3이 된다.

SIMULATOR

감마 기준 전압 수와 R-DAC 정확도

DAC 비트 수

감마 기준 전압 수

목표 감마 γ 저계조 확대 (코드 0–25%)

계조 수 / 저항 수—

최대 휘도 오차—

저계조 최대 상대 오차—

흑 근처 1 LSB 전압—

위: 목표 휘도 $L=(k/k_\text{max})^\gamma$(점선)와 DAC가 실제로 만드는 휘도(실선). 점은 감마 기준 전압이 꽂힌 코드. 아래: 휘도 오차(%). 액정 V–T 곡선은 sin² 근사(문턱 1.5 V, 포화 5 V). 기준 전압이 2개(양 끝)뿐이면 선형 전압이 S자 V–T를 지나며 감마가 크게 틀어진다.

출력 버퍼는 소스 IC의 전력과 면적을 좌우한다. 각 채널의 OP 앰프는 1H의 일부 시간 안에 수백 pF의 데이터 라인을 수 V씩 흔들어야 한다. 소비 전력을 줄이려고 극성이 바뀌기 직전에 인접 채널끼리 잠시 단락시켜 전하를 나눠 쓰는 전하 공유(charge sharing)를 쓰고, 정극성 출력용과 부극성 출력용 앰프를 반씩 두고 이웃 채널과 교차 연결해 전원 전압 범위를 절반만 쓰도록 설계한다. OLED용 DDI는 여기에 화소 보상용 센싱 회로까지 넣는다(9장).

게이트 드라이버: 시프트 레지스터와 GOA

게이트 드라이버(gate / scan / row driver)의 일은 단순하다. 1H마다 다음 행에 $V_{GH}$ 펄스를 하나씩 넘겨주는 것이다. 이는 정확히 시프트 레지스터(shift register)의 동작이다. 프레임 시작 펄스(STV)가 첫 단에 들어오면, 클록이 뛸 때마다 펄스가 한 단씩 아래로 전달된다. 각 단의 출력은 레벨 시프터와 버퍼를 거쳐 게이트 라인 하나를 구동한다.

예전에는 이 회로를 실리콘 IC로 만들어 패널 옆에 붙였다. 그러나 게이트 IC는 패널 측면 베젤을 넓히고 비용도 든다. 그래서 화소 TFT를 만들 때 같은 공정으로 유리 기판 가장자리에 시프트 레지스터를 함께 만드는 GOA(Gate driver On Array, 또는 GIP: Gate In Panel)가 표준이 되었다. 추가 공정 없이 IC를 없애고 베젤을 수 mm 줄인다. 대신 a-Si·산화물 TFT는 n형만 있고 이동도가 낮으므로, 회로를 교묘하게 설계해야 한다. 핵심 기법은 부트스트랩(bootstrapping)이다.

그림 5-9. 단순화한 GOA 한 단(3T1C 개념도). ① 이전 단 출력 $G_{n-1}$이 T1을 통해 Q 노드를 미리 충전한다. ② 다음 클록이 올라오면 Q가 떠 있는 상태에서 커패시터 $C_b$를 통해 함께 밀려 올라가(부트스트랩) $V_{GH}$보다 훨씬 높아진다. 그래서 풀업 TFT T2가 강하게 켜지고 클록의 $V_{GH}$가 문턱전압 손실 없이 $G_n$으로 전달된다. ③ 다음 단 출력 $G_{n+1}$이 T3을 켜 출력과 Q를 $V_{GL}$로 되돌린다. 실제 회로는 노이즈를 막는 풀다운 유지 TFT 등을 더해 10T 이상이다.

SIMULATOR

GOA 시프트 레지스터 스텝퍼 — 펄스 전달과 V_th 열화

TFT 문턱전압 V_th 부트스트랩 결합비

—

현재 시간—

마지막 단 출력—

전달 상태—

위: 8단 체인(막대 = Q 노드 전압과 출력 전압). 아래: STV, CLK1·CLK2(2상), G1–G8 출력, Q3 노드. 각 단의 프리차지 전압은 $G_{n-1}-V_{th}$, 부트스트랩 후 $Q=$프리차지$+k\,V_{GH}$, 출력은 $\min(V_{GH},\,Q-V_{th})$로 근사했다($V_{GH}=20\ \text{V}$). 장시간 양의 게이트 바이어스 스트레스로 $V_{th}$가 올라가면(4장) 출력이 단마다 줄어들다 끊긴다 — GOA 신뢰성의 핵심 문제다.

드라이버 IC 실장: COG · COF · COP

드라이버 IC를 패널에 어떻게 붙이느냐는 베젤 폭과 비용을 결정한다. 이방성 전도 필름(ACF)으로 IC 범프를 유리 위 패드에 직접 붙이면 COG(Chip On Glass), 얇은 폴리이미드 필름 위에 IC를 올리고 그 필름을 패널에 붙여 뒤로 접으면 COF(Chip On Film), 플렉서블 OLED처럼 기판 자체가 플라스틱이어서 IC를 기판에 붙이고 기판 끝을 통째로 뒤로 구부리면 COP(Chip On Plastic / Panel)다.

그림 5-10. 드라이버 IC 실장 방식의 단면. COG는 공정이 단순하지만 IC가 유리 위 공간을 차지해 아래 베젤이 넓다. COF는 IC를 필름째 패널 뒤로 접는다. COP는 플라스틱 기판 자체를 구부려 아래 베젤을 1~2 mm까지 줄인다(16장).

방식	IC 위치	베젤	장점	단점·주 용도
COG	유리 기판 위	넓음	저비용, 공정 단순	유리 공간 소모 · 중소형 LCD, 저가 폰
COF	폴리이미드 필름 위	좁음	필름을 접어 IC를 뒤로	필름 비용 · TV·모니터 소스 IC, 일부 폰
COP	플라스틱 기판 위(구부림)	가장 좁음	풀스크린, 접합부 감소	플렉서블 기판 필수 · 플래그십 OLED 폰

LCD 극성 반전: DC를 피하는 체스판

LCD 화소에 한 방향 전압을 계속 걸면 DC 성분이 쌓여 잔상과 열화가 생긴다. 그래서 LCD는 $V_{com}$을 기준으로 데이터 전압의 부호를 프레임마다 뒤집는다. 액정은 전압의 크기(RMS)에만 반응하므로 $+V$와 $-V$는 같은 밝기이고, 두 프레임을 평균하면 DC가 0이 된다. 이것이 극성 반전 구동(polarity inversion)이다.

문제는 정·부극성 밝기가 미세하게 다르다는 점이다(킥백 잔여 오차, TFT 누설의 비대칭). 화면 전체가 같은 극성이면 그 차이가 프레임마다 화면 전체의 밝기 변화, 즉 플리커로 보인다. 해법은 공간적으로도 극성을 섞는 것이다. 이웃 화소가 반대 극성이면 밝기 차이가 공간적으로 상쇄되어 눈에 보이지 않는다. 섞는 단위에 따라 프레임·라인·컬럼·도트 반전으로 나뉜다.

그림 5-11. 네 가지 반전 방식의 한 프레임(분홍 +, 보라 −). 다음 프레임에는 모든 부호가 뒤집힌다. 프레임 반전은 화면 전체가 한 극성이고, 도트 반전은 체스판처럼 섞인다.

SIMULATOR

극성 반전 패턴과 플리커 시각화

반전 방식

정/부 밝기 차이 표시 속도

화소 시간 평균 DC—

눈에 보이는 플리커—

1H마다 데이터 극성 전환—

주요 부작용—

위 왼쪽: 화소 극성(+/−). 가운데: 중간 회색을 표시할 때 실제 밝기(정극성이 조금 더 밝다고 가정, 대비를 3배 과장해 표시). 오른쪽: 눈이 보는 모습(2×2 공간 평균). 아래: 눈에 보이는 화면 평균 밝기의 프레임별 변화. 프레임 반전에서만 화면 전체가 깜빡인다. 도트 반전은 플리커가 없지만 1H마다 모든 데이터 라인 극성이 바뀌어 소비 전력이 크다.

방식	플리커	크로스토크	소스 전력	비고
프레임 반전	심함	심함	최저	초기 소형 LCD
라인(행) 반전	보통(가로줄 깜빡임)	가로 방향	높음 (1H마다 전환)	$V_{com}$ 교류 구동과 조합(저전압 소스)
컬럼(열) 반전	양호	세로 방향	낮음 (프레임마다 전환)	대형 TV 주류(+ Z-반전 화소 배치)
도트 반전	매우 양호	매우 양호	최고	모니터·노트북, 화질 우선

컬럼 반전으로 도트 반전 효과 내기. 대형 TV는 데이터 라인이 길어 전력이 부담되므로 소스 출력은 컬럼 반전(프레임마다 한 번만 극성 전환)으로 두고, 화소 TFT를 한 행은 왼쪽 데이터 라인에, 다음 행은 오른쪽 데이터 라인에 지그재그로 연결한다. 그러면 화면에서는 도트 반전처럼 극성이 체스판으로 섞인다. 이를 Z-반전(Z-inversion)이라 한다. OLED는 화소가 전류로 구동되고 DC 열화 메커니즘이 다르므로 극성 반전이 필요 없다(8장).

핵심 정리

매트릭스 구동은 $N\times M$ 화소를 $N+M$개의 배선으로 다루는 대신, 각 행에 프레임 시간의 $1/N$만 할당하는 시간 분할 방식이다.
패시브 매트릭스는 듀티비가 $1/N$이라 순간 휘도가 $N$배 필요하고(PMOLED), LCD에서는 선택비가 $\sqrt{(\sqrt N+1)/(\sqrt N-1)}$로 떨어진다(알트–플레시코). 그래서 행 수가 수백 개 이하로 제한된다.
액티브 매트릭스는 화소마다 스위치 TFT와 저장 커패시터를 두어 1H 동안 쓰고 프레임 내내 유지한다. 높은 $I_{on}$(빠른 충전)과 낮은 $I_{off}$(긴 유지)가 모두 필요하다.
1H 시간은 $t_{1H}=1/[f_v(N_\text{active}+N_\text{blank})]$다. 4K 120 Hz는 약 3.7 µs, 8K 120 Hz는 1.85 µs. 충전률 99%에는 유효 충전 시간이 $\approx4.6\tau$ 필요하다.
게이트 라인은 분포 RC 선로로, 엘모어 지연이 먼 끝에서 $RC/2$이고 길이의 제곱에 비례한다. Cu 배선, 양측 구동(1/4), 두꺼운 배선이 대형·고주사율 패널의 해법이다.
킥백 전압 $\Delta V_p=C_{gs}\Delta V_g/(C_{gs}+C_{st}+C_{lc})$은 화소 전압을 항상 아래로 끌어내린다. $V_{com}$ 최적화로 보정하지만 $C_{lc}$의 계조 의존성과 위치별 RC 지연 때문에 완벽하지 않다.
소스 드라이버는 래치 → 레벨 시프터 → R-DAC → 출력 버퍼의 파이프라인이다. 감마 기준 전압을 여러 개 꽂아 꺾은선 감마를 만들고, 모바일은 1:3 DeMUX로 채널을 줄인다.
게이트 드라이버는 시프트 레지스터다. 유리 기판에 TFT로 직접 만드는 GOA는 부트스트랩으로 $V_{th}$ 손실 없이 $V_{GH}$를 전달하지만, $V_{th}$ 열화에 취약하다.
실장 방식은 COG → COF → COP로 갈수록 베젤이 좁아진다.
LCD는 DC를 피하려고 극성을 반전한다. 도트 반전은 플리커가 가장 적지만 전력이 크고, TV는 컬럼 반전 + Z-반전 배치로 둘을 절충한다.

확인 퀴즈

1. 3840×2160 RGB 스트라이프 패널을 매트릭스로 구동할 때 필요한 게이트 라인 + 데이터 라인 수는?

게이트 2,160개 + 데이터 3,840×3 = 11,520개 = 13,680개. 직접 구동이라면 서브픽셀 수인 약 2,488만 개가 필요하다.

2. 행 수가 100개인 PMOLED로 평균 휘도 300 nit를 얻으려면 선택된 순간의 휘도는 대략?

듀티비가 1/100이므로 순간 휘도는 100배인 30,000 nit가 필요하다. 이 높은 전류 밀도에서는 효율이 떨어지고 열화가 빨라진다.

3. 4K(블랭킹 포함 2,250 라인) 패널을 120 Hz로 구동할 때 1H 시간에 가장 가까운 값은?

$t_{1H}=1/(120\times2250)=3.70\ \mu s$.

4. 같은 공정과 배선 폭으로 패널 가로 길이를 두 배로 늘리면, 게이트 라인 먼 끝의 엘모어 지연은?

$R$과 $C$가 모두 길이에 비례하므로 $\tau=RC/2\propto L^2$. 두 배 길이면 지연은 네 배다.

5. 게이트 라인을 양쪽 끝에서 동시에 구동하면 최대 엘모어 지연(가운데 지점)은 단측 구동의 먼 끝 지연 대비 얼마가 되는가?

양측 구동은 길이 L/2인 선로 두 개와 같다. 저항과 용량이 각각 절반이므로 $(R/2)(C/2)/2=RC/8$이고, 단측의 $RC/2$에 비해 1/4이다.

6. $C_{gs}=0.05\ \text{pF}$, $C_{st}=0.25\ \text{pF}$, $C_{lc}=0.2\ \text{pF}$, $\Delta V_g=30\ \text{V}$일 때 킥백 전압은?

$\Delta V_p=0.05/(0.05+0.25+0.2)\times30=0.1\times30=3.0\ \text{V}$. 매우 큰 값이므로 $C_{st}$를 키우거나 $V_{com}$을 조정해야 한다.

7. GOA 회로에서 부트스트랩 커패시터가 하는 일은?

n형 TFT만으로는 출력이 게이트 전압보다 $V_{th}$만큼 낮아진다. 클록이 올라갈 때 떠 있는 Q 노드를 커패시터로 함께 끌어올리면 게이트–소스 전압이 충분히 커져 $V_{GH}$가 그대로 전달된다.

8. 대형 LCD TV가 도트 반전 대신 컬럼 반전 + Z-반전 화소 배치를 쓰는 주된 이유는?

도트 반전은 1H마다 모든 데이터 라인의 극성이 바뀌어 $CV^2f$ 전력이 크다. 컬럼 반전은 프레임마다 한 번만 바뀌고, 화소를 좌우 데이터 라인에 지그재그로 연결하면 화면상 극성은 체스판이 된다.

왜 매트릭스인가: N×M 화소를 N+M 줄로

패시브 매트릭스: 듀티비 1/N의 벽

패시브 매트릭스 행 수의 한계

액티브 매트릭스: 화소마다 스위치와 기억 소자

PM 펄스 vs AM 유지 — 한 화소의 시간 파형

한 줄씩 써 내려가기: 주사와 타이밍

행 순차 주사 애니메이션 (12×8 매트릭스)

1H 시간과 충전률

1H 시간 · 충전률 계산기

게이트 라인 RC 지연: 패널 끝은 늦게 열린다

게이트 펄스 왜곡과 충전 부족 (65″ 4K, 분포 RC 수치 해석)

킥백 전압: 게이트가 닫힐 때 생기는 전압 강하

킥백 전압과 플리커

소스 드라이버: 디지털 코드를 아날로그 전압으로

감마 기준 전압 수와 R-DAC 정확도

게이트 드라이버: 시프트 레지스터와 GOA

GOA 시프트 레지스터 스텝퍼 — 펄스 전달과 Vth 열화

드라이버 IC 실장: COG · COF · COP

LCD 극성 반전: DC를 피하는 체스판

극성 반전 패턴과 플리커 시각화

핵심 정리

확인 퀴즈

GOA 시프트 레지스터 스텝퍼 — 펄스 전달과 V_th 열화